miércoles, 21 de octubre de 2015

Memoria CMOS-LA BIOS Y MENEJO DE INTERRUPCIONES

Imagen creada por Yeferson Ladino

La memoria CMOS es la unión entre software y el hardware llamado Firmware, cabe resaltar que los dispositivos de hora son firmware como las usb, ya que llevan sus controladores dentro del dispositivo sin necesidad de instalarlo.
Esta compuesta por dos partes El BIOS y el SETUP:

SETUP: Son los parámetros de configuración personalizada por el usuario al arrancar el sistema, tales como la hora y la fecha, el inicio del boot, contraseña para ingresar el setup, etc.  Hay que recordar que no es recomendable configurar bastantes parámetros,  porque si no el sistema se va a demorar en arrancar.

El BIOS: (Basic Input/Output System ) El sistema básico de entrada y salida, le proporciona información al sistema operativo de los componentes físicos del sistema. El proceso del BIOS es el siguiente:
* El que arranca el sistema  es la fuente por un pulso de energía, esto se llama el power good, esto le indica al procesador que los dispositivos conectados al equipo ya se encuentran energizados.
* El Boot Strap Este contiene una dirección después del primer mega de la memoria en la cual apunta a un arranque del BIOS.
* Se genera una copia del BIOS en la memoria RAM, esto va después del primer MEGA.
* Se inicia la ejecución del BIOS con la tabla de interrupción.
* Después el POST  hace un testeo de los dispositivos y detecta anomalías.  Si un dispositivo tiene una anomalía identificada por el POST, de inmediato este da señales de error, por medio de pitidos

Al finalizar este proceso se inicia el sistema operativo.

Manejo de Interrupciones

El manejo de interrupciones es el tiempo de procesador en la cual se puede realizar una tarea en el sistema operativo, para el manejo de interrupción existen dos llamados:
* Llamados al sistema: Estas interrupciones son del sistema operativo, es decir que el usuario no tiene interacción con estas acciones porque en esta interrupción el sistema operativo entra en modo kernel.

* Llamados al usuario: Estas interrupciones interactuan con el usuario y los periféricos conectados al sistema, ejemplo cuando el usuario mueve el mouse, en ese instante de tiempo hay una interrupción que es bastante rápida y que tiene varias instrucciones para que se mueva el puntero en la pantalla.


miércoles, 14 de octubre de 2015

Mapeado de la memoria RAM

Se construyeron  con circuitos de 64 KB, migrados a 640 MB, los primeros 64 KB componen el modo kernel del sistema operativo, es decir esta parte el usuario no tiene permitido interactuar con la maquina. Esto se llama memoria convencional. Después vienen 6 sectores más de 384 KB este es llamada memoria alta. La unión de estas dos partes forman el primer mega  y es la memoria del sistema operativo DOS, como lo repetimos este sistema esta restringida por el kernel.

Imagen creada por Yeferson Ladino.
Memoria convencional:

Segmento 0: Es la tabla de vectores de interrupción, es el que interrumpe la tarea, para dar paso a la siguiente tarea en la memoria.
Segmento 1: Esta ocupado por datos de el BIOS.
Segmento 2: Esta ocupado por el núcleo del DOS. Tiene tres archivos principales (command.com,  Io.sys y Ms-do.sys).
Segmento 3,4 y 5: Son segmentos que están ocupados por el usuario.
Segmento 6: Parte transitoria del sistema operativo.
Segmento 7: Reservado para el sistema MONO .
Segmento  8: Reservado para GCA .
Segmento  9: Reservado para el VGA .

Memoria Alta:

Segmento A y B (640 Kb a 768 Kb): Adaptador gráfico, son los encargados de la memoria de video del procesador y dependiendo la tarjeta de video que este instalada en la board.
Segmento C (768 Kb a 832 Kb): Es destinada para la memoria del disco y el video el BIOS.
Segmento D (632 Kb a 896 Kb): Se utiliza para las plaquetas que tienen una tarea especifica, tales como la tarjeta de red, tarjeta PCI o la unidad de CD.
Segmento E(896 Kb a 960 Kb): Es el encargado de intercambio de información entre la memoria expandida y la memoria DOS, entre 0 y 1 MB.
Segmento F (960 Kb a 1024 Kb): Contiene las instrucciones de la memoria ROM, como el inicio del  BIOS.


Después viene la memora extendida que va de 32 MB hasta los 32 GB , el resto de los procesos de la memoria son procesos del usuario de entrada y salida.

jueves, 8 de octubre de 2015

Jerarquía de la memoria

La memoria tiene la siguiente jerarquía:

Imagen creada por Yeferson Ladino.

Memoria Virtual: Es parte del HD o Hard Disk, es el doble de la memoria fisica (RAM), se extrae de la memoria direccionable al  disco duro, en la cual es acorde con la RAM es decir en el momento de apagar el equipo esa memoria se borra. Esta memoria posibilita lo que es la multiprogramación. 

Memoria principal (RAM):  Es una organización de bits  de a 8 Bytes, se habilitan por medio de un bus, que se controla por medio del bus de direcciones (rw-). Los tipos de memoria que han habidos son:
SIMM o Single In-line Memory Module: Esta memoria estaba compuesta por Flip Flops .
Tomado de http://gopichi.blogspot.com/2010/10/memoria-ram-simm-dimm-rimm-y-ddr2.html


DIMM o dual in-line memory module:  Esta memoria estaba compuesta por Flip Flops y tenía dos canales de transferencia de datos.
Tomado de http://tusalonhogar.net/ciencias/tecnologia/haciendounacomputadora/sellecion.htm


DDR o Double Data Rate: Son memorias que tienen circuitos capacitivos (condensadores), esto sirve para que tenga un refresco dinámico es decir que cada capacidad de tiempo cuando esta en el bit 1 se transfiere cierto voltaje al capacitador.
Tomado de http://www.informatica-hoy.com.ar/hardware-pc-desktop/Tipos-de-Memorias-DDR-SDRAM.php

Nota: cabe resaltar que RIMM no es una memoria, es un encapsulado externo que blinda y disipa el calor de las memorias. 


La memoria Cache: memoria especial de acople de velocidad, regula la velocidad baja de la memoria RAM a los registros del procesador, tiene bajo nivel de almacenamiento. La memoria cache tiene tres niveles de ubicación:

Nivel 1: Ubicada en la Board.
Nivel 2: Ubicada en la Board y procesador.
Nivel 3: Ubicaada en la Board, procesador y Chipset.



Comparto una presentación de comparaciones de la jerarquía la memoria:

Imagen creada por Yeferson Ladino.



sábado, 3 de octubre de 2015

Caracteristicas de la ALU y la UC

Comparto un archivo powert point con información de Set de registros,ALU Y UC.


Imagen de Yeferson Ladino

lunes, 28 de septiembre de 2015

Registro de Banderas de 16 bits


Buen día hoy les comparto una tabla del registro de bandera de 16 bits.


Imagen sacada de http://www.zator.com/


Imagen sacada de http://www.zator.com/







viernes, 25 de septiembre de 2015

Arquitectura del procesador (Diagrama en bloques)

Características importantes:


Imagen creada por Yeferson Ladino.



Decodificador de Instrucciones: Tiene como función traducir las instrucciones de un lenguaje ensamblador a un lenguaje de maquina.



Imagen creada por Yeferson Ladino.

Reloj: Esta en Sincronía con el sincronizador de la Board, Sincroniza el flujo de la información.


Set de registros:  El procesador tiene mucho set de registros; son la principales características de los procesadores (core duo, cori 5, Quad core...etc). Cuando el procesador solo tenía un núcleo solo se tenía un set de registros.



Imagen sacada de http://www.zator.com




ALU: Es el registro que le permite al procesador hacer cálculos aritméticos.

UC: Esta a cargo del bus de control y es aquel que da las instrucciones.


Registro de estado: Tiene el registro del procesador de como quedo antes de las instrucciones que se van asignar.


Registro de uso general: Tienen 4 registros de uso general AX BX CX y DX, estos registros son de 16 Bits y se pueden  dividir en 8 (High y Low).

AX 16 bits = AH y AL : Acomulador
BX 16 bits = BH y BL: Base
CX 16 bits = CH Y CL : Contador
DX 16 bits = DH Y DL : datos

Registro de segmento: permiten manejar la totalidad de la memoria direccionable, tiene 4 registros

CS: Code Segment  o segmento de codigo; Es el registro que da las instrucciones.
DS: Data Segment o segmento de datos;  Es el registro que tiene los tipos de caracteres (enteros, caracteres..etc).
SS: Stack Segment o segmento de pila; Es el registro que hace los cálculos entre los segmentos. 
ES: Extra Segement o segmento extra;  Es el que hace las operaciones entre registros.

Registro apuntador: No tiene dato especifico, tiene una dirección  de memoria.

IP: Instruccion Pointer  o Instrucciones a apuntar;  Es el encargado de informar cual es la  siguiente instrucción .
SP: Stack Pointer o Puntero de pila; Es la dirección de donde quedo el ultimo dato de la pila.
BP: Base Pointer o puntero de la base: Es el que ejecuta las instrucciones.
SI y DI: Source Index y Destination Index o Indice fuente y Indice de destino; Utiliza los registros de uso generar para transferir datos (dentro de un rango de posiciones de memoria).

Arquitectura del procesador.

Sabemos que el procesador es el componente que marca la diferencia en una computadora, existen 2 arquitecturas  del procesador y la maquina:

RISC: Reduced Instruction Set Computer o Computador con Conjunto de Instrucciones Reducidas. Esta arquitectura  utiliza la memoria ROM, son procesadores que están dedicado a la red, es decir son procesadores que están diseñados para trabajar en servidores, su forma de funcionar es  con poca cantidad de instrucciones a gran velocidad.

CISC: Complex Instruction Set Computer o Computador con Conjunto de Instrucciones Complejas. Esta arquitectura esta diseñada para trabajar mas en computadores de escritorio, tienen amplia variedad de instrucciones, su función es dividir la instrucciones en pequeñas micro-instrucciones a menor velocidad.

Estas dos arquitecturas están asociadas con 2 arquitecturas de la computadora:

Arquitectura Von Neumann: Trabajan con un solo bus  bidireccional, es decir en un mismo bus entra la entrada de datos y por el mismo bus sale la salida de datos, en cierta velocidad de transferencia. Esta arquitectura esta asociada con la arquitectura del procesador CISC.

Arquitectura Harvard: Esta arquitectura Utiliza módulos separados , maneja mayor comunicación y tiene un bus para lectura y otro bus para escritura, esta arquitectura esta asociada con la arquitectura del procesador RISC.